(5D 4 H 01 Q 3/36

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ


## ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

RAFFONDERS AND ARETONGERS

- (21) 3937433/24-09
- (22) 26.07.85
- (46) 15.09.87. Бюл. № 34
- (72) А.Е. Ашман
- (53) 621.396.679.4(088.8)
- (56) Патент Японии № 55-42522, кл. Н 01 Q 3/26, 1980.
- (54) КАНАЛЬНОЕ КОМАНДНОЕ УСТРОЙСТВО ФАЗИРОВАННОЙ АНТЕННОЙ РЕШЕТКИ (57) Изобретение относится к радиотехнике и обеспечивает упрощение устр-ва. Канальное командное устр-во содержит блоки памяти (БП) 1,2, сумматор 3 и входной регистр 4 угла сканирования. По шине 5 подается логический сигнал "1", а по шине 6 -

Код угла сканирования в подается на входной регистр 4. Значения 🤆 старших и средних разрядов кодов угла сканирования  $\theta$  и номера канала N поступают с входного регистра 4 и с шин 5,6 на адресные входы БП 1. Из БП 1 считываются узловые значения кода фазового сдвига у . Значения старших и младших разрядов кодов 9 и N поступают с входного регистра 4 и шин 5,6 на адресные входы БП 2, с которого считываются значения кодов поправок фазового сдвига АФ. Коды Фо и оф поступают на сумматор 3, который формирует приближенное значение кода фазового сдвига фазовращателя N-го излучателя. 1 ил.



SU III 1337951 A

изооретение относится к радиотехнике и может быть использовано в различных радиолокационных и связных системах с фазированными антенными решетками.

**Цель** изобретения - упрощение устройства.

На чертеже представлена структурная электрическая схема канального командного устройства фазированной антенной решетки.

Канальное командное устройство антенной решетки содержит первый 1 и второй 2 блоки памяти, сумматор 3, входной регистр 4 угла сканирования, шину 5 логического сигнала "1" и шину 6 логического сигнала "0".

Канальное командное устройство работает следующим образом.

Код угла сканирования подается на вход входного регистра 4 угла сканирования. Значения старших и средних разрядов кодов угла сканирования 9 и номера канала N подаются с выходов входного регистра 4 и шин 5 и 6 на адресные входы первого блока 1 памяти, с выходов которого считываются узловые значения кода фазового сдвига  $\varphi_o = \varphi(\theta_{o_1} \ N_o)$ , где  $\theta_{o_1} N_o$  - узловые значения соответственно кода угла сканирования в и кода номера кана-\_ ла N. Шаг узловых значений кодов  $\theta$ и N соответствует старшим и средним разрядам этих кодов. Значения старших и младших разрядов кодов  $\theta$  и N поступают с выходов входного регистра 4 и шин 5 и 6 на адресные входы второго блока памяти, с выходов которого считываются значения кода попра- 40 вок фазового сдвига  $\Delta \psi = \psi_{0}^{i}(\theta_{M}, N_{M})_{\Delta}\theta + \psi_{0}^{i}(\theta_{M}, N_{M})_{\Delta}N$ , где  $\theta_{M}$ ,  $N_{M}$  – округленные значения соответственно кода угла сканирования  $\theta$  и кода номера канала N. War округленных значений кодов 9 и N соответствует старшим разрядам этих кодов, ф' и ф' – частные производные функции фазового сдвига  $\psi(\theta,N)=N\cdot\sin\theta$  для линейной фазированной решетки,  $\delta \theta = \theta - \theta_{o} - \pi p u - \theta_{o}$ ращение, соответствующее младшим раз-

рядам кода угла $\theta$ ,  $\Delta$  N=N-N $_{0}$  - приращение, спответствующее младшим разрядам кода номера канала N.

Коды  $\phi_0$  и  $\Delta \phi$  поступают на входы сумматора 3, с выхода которого считывается приближенное значение кода фазового сдвига фазовращателя N-го излучателя.

Блоки 1 и 2 памяти могут быть использованы в любом канале фазированной антенной решетки при обеспечении соответствующего подключения их к шинам логических сигналов "1" и "0" без перезаписи содержащихся в них кодов фазовых сдвигов, что приводит к упрощению канального командного устройства, а также к снижению затрат при его изготовлении и эксплуатации.

## Формула изобретения

Канальное командное устройство фазированной антенной решетки, содержащее входной регистр угла сканирования, первый и второй блоки памяти. сумматор, причем адресные входы бло-30 ков памяти соединены с выходами входного регистра угла сканирования, а выходы блоков памяти подключены к входам сумматора, выходы которого являются выходами устройства, о т личающееся тем, что, с целью упрощения устройства, в него введены шины логических сигналов "1" и "0", которые соединены с соответствующими адресными входами первого и второго блоков памяти, причем выходы старших разрядов входного регистра угла сканирования подключены к соответствующим адресным входам первого и второго блоков памяти, выходы 45 средных разрядов входного регистра угла сканирования подключены к соответствующим адресным входам первого блока памяти, а выходы младших разрядов входного регистра угла сканирования подключены к соответствующим . адресным входам второго блока памяти.

## BEST AVAILABLE COPY

ЗНЯЯНИ Заказ 4136/50 Тираж 625 Подписное Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

10